Honors

● 2017: IEEE Fellow 2017 "For contributions to low-cost testing of digital VLSI circuits

● 2013: 李昆忠教授主持之「具易測試及除錯特性之智慧型低功率多核心系統之設計技術。研發:從電子系統層級至矽晶片層級」之整合型計劃 (2010/8-2013/7)

(研究團隊包含成功大學電機系郭致宏教授、張順志教授、陳中和教授、邱瀝毅教授、林家民教授、蔡建泓教授)榮獲102年度科技部整合型計劃「績優計畫獎」

● 2008: 國立成功大學晶片系統研發中心主任 Director, SoC Research Center (Soc)，2008-present.

● 2007: 李昆忠教授主持之「晶片系統測試平台之設計與自動化」之整合型計劃 (2004-2007)

(研究團隊包含成功大學電機系陳中和教授、謝明得教授、張順志教授)榮獲96年度國科會整合型計劃「績優計畫獎」，為全國唯一獲此殊榮之晶片系統國家型科技計畫.

● 2007: 國家實驗研究院傑出科技貢獻獎科技服務類(團體) 多計畫系統單晶片設計服務雪山獎.

● 2006-2008：台灣系統晶片設計推動聯盟ESL工作小組副召集人

● 2005/8-2006/12: VLSI教改計畫ESL課程開發計畫主持人

● 2005-2006: IEEE Circuits & Systems Tainan Chapter Chairman

● 2005 : Founder, IEEE Tainan Chapter, Circuits & Systems Society

● 2004-2005: 台灣積體電路設計學會副理事長

● 2004: 特邀主編 (Guest Editor). Int'l Journal of Electrical Engineering, Special Issue on APCCAS 2004. Feb. 2006.

● 2004: IEEE 亞洲測試會議會議大會主席.

● 2004: VLSI教改計畫S&IP聯盟召集人

● 2002-2003: VLSI教改計畫DIP聯盟執行秘書.

● 2002-2003: 國科會研究計畫獎助.

● 2002: 全國VLSI/CAD Symposium大會主席.

● 2002: 國科會大專學生研究創作奬.

● 2002: 特邀主編 (Guest Editor).Journal of Electronic Testing: Theory and Applications (JETTA), Special Issue on ATS 2000, February, 2002.

● 2001: IEEE Computer Society, Asian Test Symposium, Certificate of Appreciation.

● 2000: IEEE亞洲測試會議議程主席.

● 2021: 指導學生黃柏華、黃柏豪、陳翔宇參加LINE Chatbot 對話機器人設計大賽冠軍 ( 官方公布參賽隊伍數: 60).

● 2021: 指導學生黃柏華、陳翔宇參加中華電信5G創新應用大賽亞軍 (官方公布參賽隊伍數: 225).

● 2019: 指導學生劉晴安獲2019聯發科技「智在家鄉」競賽首獎 (官方公布參賽隊伍數: 360).

● 2017: 吳政鴻獲國科會千里馬計畫獎學金(赴美國愛荷華大學研究十二個月)

● 2016: 蕭崇閔、連唯証榮獲IEEE Workshop on RTL and High Level Testing (WRTLT) 最佳論文獎

● 2016: 吳政鴻榮獲超大型積體電路設計暨計算機輔助設計技術研討會(VLSI DESIGN/CAD)最佳論文獎

● 2015: 連唯証榮獲台灣電機工程研究所(TIEEE)最佳博士論文獎

● 2015: 吳政鴻榮獲超大型積體電路設計暨計算機輔助設計技術研討會(VLSI DESIGN/CAD)最佳論文獎

● 2015: 連唯証榮獲台灣積體電路設計學會(Taiwan IC Design Society )最佳博士論文

● 2015: 吳政鴻、王聖澤榮獲超大型積體電路測試技術研討會(VLSI Test Technology Workshop)最佳論文獎

● 2013: 連唯証獲國科會千里馬計畫獎學金(赴美國杜克大學研究十二個月)

● 2013: 張欽堯、林倬民、留國凱、吳承融：《高效能之系統單晶片除錯平台》榮獲第十三屆旺宏金矽獎 - 金獎

● 2012: 連唯証、謝東佑榮獲超大型積體電路測試技術研討會(VLSI Test Technology Workshop)最佳論文獎

● 2012: 連唯証、謝東佑榮獲國際超大型積體電路設計、自動化暨測試研討會(VLSI-DAT)最佳論文獎

● 2011: 連唯証、謝東佑、簡士勛榮獲超大型積體電路設計暨計算機輔助設計技術研討會(VLSI DESIGN/CAD)最佳論文獎 (本次會議投稿論文共有231篇，僅3篇論文獎)

● 2008: 謝東佑獲國科會千里馬計畫獎學金(赴南加州大學研究十個月)

● 2006: 謝東佑、郭明典、張欽堯、尤建智第六屆旺宏金矽獎設計組優等

● 2003: 方建偉、謝東佑、許宏銘參加教育部主辦全國CAD競賽定題組佳作

● 2008: Tutorial Chair, Int’l Symp. on VLSI Design, Automation and Test (VLSI-DAT)

● 2014~present: Steering Committee member, Workshop on RTL and High-Level Testing (WRTLT)

● 2017~present: Chairman of Steering Committee, IEEE International Test Conference in Asia.

● Program Committee member for ITC, VTS, DATE, ATS, ASP-DAC, VLSI-DAT, MTDT, AP-ASIC, TENCON

● Conference paper reviewer for ITC, VTS, DATE, ATS, DAC, ICCAD, VLSI-DAT, FTCS, AP-ASIC, ASPDAC, ISPACS, MTDT, SOCC, TENCON, VLSI-TSA

● Journal reviewer for T-CAD, T-VLSI, T-Computers, T-CAS, Design & Test of Computers

● 2012~2015: Program committee member, IEEE Design, Automation and Test in Europe (DATE)

● 2014, 2017~2020: Program committee member, IEEE International Test Conference (ITC)

● 2015~2017: Program committee member, IEEE Workshop on RTL and High-Level Testing (WRTLT)