|
年度
|
計畫名稱
|
執行起迄
|
成果報告
|
單位
|
|
112 |
3DIC Testability and Diagnosability enhancement for Heterogenous
chips |
2023/03~2025/02 |
未結束 |
台積電 |
|
111 |
先進製程技術之測試晶片設計及標準元件之測試與診斷流程開發 |
2022/08~2024/07 |
未結束 |
國科會 |
|
111 |
高安全性物聯網裝置之開發平台 |
2022/08~2024/07 |
未結束 |
國科會 |
|
111 |
High-security and low-power design & test technologies for SOC in
IoT edge nodek |
2022/07~2024/06 |
未結束 |
高通 |
|
111 |
旁通道攻擊自動化偵測與防禦計畫 |
2022/04~2022/11 |
--- |
資策會 |
|
110 |
(共同主持人)前瞻資安科技專案推動計畫(1/2) |
2021/04~2022/03 |
--- |
科技部 |
|
110 |
Test Compression Technologies, supported |
2021/07~2022/07 |
--- |
群聯電子 |
|
110 |
Research on EDT Output Compactor Techniques |
2021/03/15~2022/03/31 |
--- |
明導國際 |
|
109 |
AI and PUF-based Low-power and High-Security Technologies for IoT
Chips and Network |
2020/06/01~2022/05/31 |
--- |
高通 |
|
109 |
(共同主持人)資安前瞻創新研發專案推動計畫(4/4) |
2020/04/01~2022/05/31 |
--- |
科技部 |
|
109 |
Research on EDT Compression Techniques |
2020/01/01~2020/12/31 |
--- |
明導國際 |
|
108 |
物聯網安全性設計應用於智慧養殖影像資料傳輸之評估 |
2019/12/01~2020/11/30 |
--- |
海盛科技 |
|
108 |
Research collaboration with Qualcomm |
2019/06/01~2019/12/31 |
--- |
高通 |
|
108 |
Research on EDT Compression Techniques |
2019/01/01~2019/12/31 |
--- |
明導國際 |
|
107 |
Research on Deep Learning Techniques |
2018/08/01~2018/12/31 |
--- |
明導國際 |
|
107 |
智慧終端半導體製程與晶片系統研發專案計畫(半導體射月計畫) |
2018/05/01∼2022/04/30 |
--- |
國科會 |
|
106 |
高壓縮率廣播掃描壓縮技術以及將測試資料儲存於掃描鍊之自我測試架構(1/3) |
2017/08/01∼2018/07/31 |
---- |
國科會 |
|
106 |
適用於多種實際錯誤模型之測試與診斷向量產生方法及其完整流程之開發(1/3) |
2017/08/01∼2018/07/31 |
---- |
國科會 |
|
105 |
車用電子之獨立式測試系統暨測試架構防駭安全技術 |
2016/08/01∼2017/07/31 |
---- |
國科會 |
|
104 |
掃描式響應回授測試技術之研發及應用(3/3) |
2015/08/01∼2016/07/31 |
---- |
國科會 |
|
104 |
考量三維晶片平面規劃與除錯之低功耗動態調整電壓與頻率之設計方法-總計畫暨子計畫五:三維晶片除錯架構與方法之研發(3/3) |
2015/08/01∼2016/07/31 |
---- |
國科會 |
|
104 |
Analysis, diagnosis and logic repair for circuit defects in advanced
process technology |
2015/04/01∼2016/03/31 |
---- |
台積電 |
|
103 |
掃描式響應回授測試技術之研發及應用(2/3) |
2014/08/01∼2016/07/31 |
---- |
國科會 |
|
103 |
考量三維晶片平面規劃與除錯之低功耗動態調整電壓與頻率之設計方法-總計畫暨子計畫五:三維晶片除錯架構與方法之研發(2/3) |
2014/08/01∼2016/07/31 |
---- |
國科會 |
|
103 |
智慧電子國家型科技計畫研究發展及推動規劃(2/2) |
2014/01/01∼2014/12/31 |
---- |
國科會 |
|
103 |
Efficient diagnosis methodology and test architectures for physical
failure analysis and yield ramping in TSMC’s
PQV, 2D/3DIC test vehicles
(3/3) |
2014/01/01∼2014/12/31 |
---- |
台積電 |
|
102 |
晶片系統測試平台在3D
IC之研發與應用(2/2) |
2013/12/1∼2014/11/30 |
---- |
國科會 |
|
102 |
掃描式響應回授測試技術之研發及應用(1/3) |
2013/08/01∼2016/07/31 |
---- |
國科會 |
|
102 |
考量三維晶片平面規劃與除錯之低功耗動態調整電壓與頻率之設計方法-總計畫暨子計畫五:三維晶片除錯架構與方法之研發(1/3) |
2013/08/01∼2016/07/31 |
---- |
國科會 |
|
102 |
Efficient diagnosis methodology and test architectures for physical
failure analysis and yield ramping in TSMC’s
PQV, 2D/3DIC test vehicles
(2/3) |
2013/07/01∼2013/12/31 |
---- |
台積電 |
|
102 |
智慧電子國家型科技計畫研究發展及推動規劃(1/2) |
2013/01/01∼2013/12/31 |
---- |
國科會 |
|
101 |
Efficient diagnosis methodology and test architectures for physical
failure analysis and yield ramping in TSMC’s
PQV, 2D/3DIC test vehicles
(1/3) |
2012/07/01∼2013/06/30 |
---- |
台積電 |
|
101 |
晶片系統測試平台在3D
IC之研發與應用(1/2)
|
2012/12/01∼2013/11/30 |
---- |
國科會 |
|
101 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級―總計畫暨子計畫八：多核心系統之低功耗測試及除錯(3/3)
|
2012/12/01∼2013/07/31 |
---- |
國科會 |
|
101 |
邏輯電路內建自我回授測試技術之研發及應用(2/2) |
2012/08/01∼2013/07/31 |
---- |
國科會 |
|
100 |
邏輯電路內建自我回授測試技術之研發及應用(1/2) |
2011/08/01∼2013/07/31 |
---- |
國科會 |
|
100 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級-總計畫(2/3)
|
2011/08/01∼2012/07/31 |
---- |
國科會 |
|
100 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級-子計畫八：多核心系統之低功耗測試及除錯(2/3)
|
2011/08/01∼2012/07/31 |
---- |
國科會 |
|
99 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級－總計畫(1/3) |
2010/08/01∼2011/07/31 |
---- |
國科會 |
|
99 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級－子計畫八多核心系統之低功耗測試及除錯 |
2010/08/01∼2011/07/31 |
---- |
國科會 |
|
99 |
Effective AC-Scan Diagnosis for Successful Physical Failure Analysis |
2010/06/01∼2011/05/31 |
---- |
台積電 |
|
99 |
99學年度前瞻課程發展計畫-教材發展：「超大型積體電路測試學程核心精進計畫」 |
2010/03/01∼2010/12/31 |
---- |
教育部 |
|
99 |
高階網狀互連網路模擬分析平台 |
2010/01/01∼2010/12/31 |
---- |
工研院 |
|
98 |
Test Architecture & Hardware Debug Platform |
2009/09/01∼2011/06/30 |
---- |
創意電子 |
|
97 |
適用於單晶片系統內微處理器記憶體系統的軟體式測試方案與測試自動化 |
2008/08/01∼2011/07/31 |
---- |
國科會 |
|
97 |
輸出選擇響應壓縮技術之研發及應用 |
2008/08/01∼2011/07/31 |
---- |
國科會 |
|
98 |
電子系統階層測試技術開發及其在多格式系統晶片之應用－子計畫六：電子系統層級測試技術開發及其在多格式系統晶片之應用 |
2009/08/01∼2010/07/31 |
---- |
國科會 |
|
98 |
電子系統層級設計技術開發及其在多格式系統晶片之應用－總計畫 |
2009/08/01∼2010/07/31 |
---- |
國科會 |
|
98 |
雙PAC核心之硬體平台與虛擬平台架構探索方法 |
2009/01/01∼2009/12/31 |
---- |
工研院
晶片中心
|
|
97 |
應用於PACII之電子系統層級模擬平台 |
2008/01/01∼2008/03/31 |
---- |
工研院
晶片中心
|
|
97 |
H.264 Encoder Un-timed ESL System C Model技術開發 |
2008/01/01∼2010/03/31 |
---- |
思源科技 |
|
96 |
超大型行積體電路與系統設計人才培育先導型計畫-電子系統層級設計導論 |
2007/10/01∼2009/02/28 |
---- |
教育部 |
|
95 |
晶片系統測試平台之設計與自動化─子計畫四：SOC測試平台之架構及測試流程之設計與自動化(3/3) |
2006/08/01∼2007/07/31 |
---- |
國科會 |
|
95 |
前瞻性掃描測試技術及架構之研發(3/3) |
2006/08/01∼2007/07/31 |
---- |
國科會 |
|
95 |
晶片系統測試平台之設計與自動化─總計畫(3/3) |
2006/08/01∼2007/07/31 |
---- |
國科會 |
|
94 |
晶片系統測試平台之設計與自動化─子計畫四：SOC測試平台之架構及測試流程之設計與自動化(2/3) |
2005/08/01∼2006/07/31 |
---- |
國科會 |
|
94 |
前瞻性掃描測試技術及架構之研發(2/3) |
2005/08/01∼2006/07/31 |
---- |
國科會 |
|
94 |
晶片系統測試平台之設計與自動化─總計畫(2/3) |
2005/08/01∼2006/07/31 |
---- |
國科會 |
|
94 |
系統晶片之低功耗測試與設計整合技術研究 |
2005/01/01∼2005/12/31 |
---- |
工研院 |
|
93
|
前瞻性掃描測試技術及架構之研發(1/3) |
2004/08/01∼2005/07/31
|
-----
|
國科會
|
|
93
|
晶片系統測試平台之設計與自動化─子計畫四:SOC測試平台之架構及測試流程之設計與自動化(1/3) |
2004/08/01∼2005/07/31
|
-----
|
國科會
|
|
93
|
晶片系統測試平台之設計與自動化─總計畫(1/3) |
2004/08/01∼2005/07/31
|
-----
|
國科會
|
|
93
|
系統晶片測試架構與測試整合之研究 |
2004/01/01∼2004/12/31
|
-----
|
工研院
|
|
93
|
起大型積體電路與系統設計教育改進─聯盟發展計畫 |
2004/01/01∼2004/12/31
|
-----
|
教育部
|
|
92
|
單晶片系統之低成本測試技術研發
|
2003/03/01∼2004/02/29
|
-----
|
智原
科技
|
|
92
|
單晶片系統之測試架構,測試排程及其自動產生 |
2003/08/01∼2004/07/31
|
-----
|
國科會
|
|
92
|
超大型積體電路低功率測試方法之研究
|
2003/08/01∼2004/07/31
|
-----
|
國科會
|
|
91
|
單晶片系統之低功率測試技術研發
|
2002/01/01∼2002/12/31
|
-----
|
智原
科技
|
|
91
|
系統晶片之可測試
|
2002/01/01∼2002/12/31
|
-----
|
工研院
電通所
|
|
91
|
單晶片系統之測試架構,測試排程及其自動產生(二)
|
2001/08/01∼2002/07/31
|
-----
|
國科會
|
|
91
|
超大型積體電路低功率測試方法之研究 (二)
|
2001/08/01∼2002/07/31
|
-----
|
國科會
|
|
90
|
系統單晶片之設計方法及應用─子計畫六:單晶片系統之測試架構,測試排程及其自動產生
|
2001/08/01∼2002/07/31
|
-----
|
國科會
|
|
90
|
超大型積體電路低功率測試方法之研究
|
2001/08/01∼2002/07/31
|
-----
|
國科會
|
|
89
|
系統晶片之可測試設計自動化研究
|
2001/01/01∼2001/12/31
|
-----
|
工研院
電通所
|
|
89
|
單晶片系統之測試技術研發
|
2000/10/01∼2001/09/31
|
-----
|
華騰 科技
|
|
89下
|
整合語音壓縮與辨識之視障者語音行事曆單晶片系統(III)─子計畫五:單晶片系統測試與可測性設計
|
2000/08/01∼2001/07/31
|
-----
|
國科會
|
|
89下
|
類比電路之測試研究
|
2000/08/01∼2001/07/31
|
-----
|
國科會
|
|
89上
|
整合語音壓縮與辨識之視障者語音行事曆單晶片系統(II)─子計畫六:單晶片系統測試與可測性設計
|
1999/08/01∼2000/07/31
|
-----
|
國科會
|
|
89上
|
半導體記憶體之測試研究(III)
|
1999/08/01∼2000/07/31
|
-----
|
國科會
|
|
88
|
整合語音壓縮與辨識之視障者語音行事曆單晶片系統─子計畫六：單晶片系統測試及可測性設計(I)
|
1998/08/01∼1999/07/31
|
-----
|
國科會
|
|
88
|
半導體記憶體之測試研究(II)
|
1998/08/01∼1999/07/31
|
-----
|
國科會
|
|
87
|
超大型積體電路測試與可測性設計課程發展─子計畫四:週邊掃描及電流測試法之課程設計(3/3)
|
1997/08/01∼1998/07/31
|
-----
|
國科會
|
|
87
|
半導體記憶體之測試研究
|
1997/08/01∼1998/07/31
|
-----
|
國科會
|
|
86
|
低功率低電壓個人數位助理系統之研究與發展 II─子計畫四：個人數位助理系統之測試研究
|
1996/08/01∼1997/07/31
|
-----
|
國科會
|
|
86
|
互動式電視與個人電腦整合系統之介面控制及電源管理系統
|
1996/08/01∼1997/07/31
|
-----
|
國科會
|
|
85
|
為台灣大學院校發展一套超大型積體電路測試與可測性設計課程─超大型積體電路測試與可測試性設計課程發展:子計畫四:週邊掃描及電流測試法之課程設計(II)
|
1996/05/01∼1997/07/31
|
-----
|
國科會
|
|
85
|
低功率/低電壓個人數位助理系統之研究發展-子計畫六:個人數位助理系統之測試研究 |
1995/08/01∼1996/07/31
|
-----
|
國科會
|
|
85
|
高畫質電視系統設計及製作總計劃(V) ─高畫質電視系統設計及製作子計畫四：HDTV類比電路內建式測試系統(V) |
1995/08/01∼1996/07/31
|
-----
|
國科會
|
|
84
|
為臺灣大學院校發展一套超大型積體電路測試與可測性設計課程─超大型積體電路測試與可測試性設計課程發展-子計畫五:週邊掃描及電流測試法之課程設計
|
1995/05/01∼1996/04/30
|
-----
|
國科會
|
|
84
|
高畫質電視系統設計及製作總計畫(IV)
─高畫質電視系統設計及製作子計畫四:HDTV類比電路內建式測試系統(４/５)
|
1994/08/01∼1995/07/31
|
-----
|
國科會
|
|
84
|
積體電路與積體系統總計畫(二)─積體電路與積體系統:子計畫五-處理CMOS電路中非定值錯誤之軟硬體同步設計及晶片實作(Ⅱ)
|
1994/08/01∼1995/07/31
|
-----
|
國科會
|
|
83
|
積體電路與積體系統-子計畫七: 電流測試法之研究及其在多晶片模組之應用
|
1993/08/01∼1994/07/31
|
-----
|
國科會
|
|
82
|
電流測試法之研究及其在多晶片模組上的應用
|
1992/08/01∼1993/07/31
|
-----
|
國科會
|
|
81
|
互補金氧式電晶體訊號傳送方向之研究
|
1992/02/01∼1993/01/31
|
-----
|
國科會
|
