| 1.微處理器（Microprocessor） |
| 單晶片系統之核心通常是微處理器，因此規劃的第一個主題就是微處理器的IP設計。本主題教導學生熟悉一般微處理器架構與IP設計流程，藉由實際的專題課程, 更深入了解微處理器設計的理念與方式，以 IP Authoring, IP Verification, IP Testing等角度來探討處理器IP的設計。 |
| 2.數位信號處理器（DSP Processor） |
| 除了單純的微處理器之外，單晶片系統通尚須協同處理器，以加快運算速度，其中數位信號處器是最常見的協同處理器之一，幾乎在任何應用領域均需微處理器配合數位訊號處理器。因此『DIP設計專題』的第二個主題就是數位信號處理器的IP設計，本主題除了教導學生了解數位信號處理應用最常見的運算如濾波器、時域／頻譜轉換對微處理器架構的改變之外，主要目標是產出數位信號處理器之DIP。 |
| 3.序列連接傳接器 (serial link transceiver) |
| 核心處理器在在網路／通訊應用中，序列連接傳接器是資料傳輸實體層設計的核心元件，本主題介紹資料傳輸的標準協定、序列連結和相關的資料回復演算法等，接者經由實習內容之安排，引導學生實作出網路處理器相關元件，並達到high fault coverage (>99%) 和高資料傳輸速度（100 Mbps）。 |
| 4.PCI匯流排 (PCI Bus) |
| 核心處理器通常經由匯流排和輸出／入界面，來控制外界訊號，因此『DIP設計專題』規劃PCI匯流排界面之IP設計。本主題介紹PCI bus相關原理，並計畫利用PCI發展套件與Driver Development Kit (DDK)設計PCI控制器。 |
| 5.記憶體控制器 Memory Controller |
| 記憶體控制器以 SDRAM較為複雜，但使用極為普遍。本專題以介紹 SDRAM 記憶體控制器之運作原理並實作為IP。上課內容與實習教材依循IP設計流程編撰。 |
| 6.視訊解碼器（video codec） |
| 多媒體系統中的視訊壓縮編解碼是必備功能單元。本主題先介紹MPEG-1, -2, -4視訊壓縮標準和基本單元（如motion estimation, wavelet transform, DCT, VLC,等），實習內容包括資料路徑單元與控制單元，以及一個期末專題（如DCT, Motion Estimation, VLC, Filter）。 |
| 7.音訊解碼器（audio codec） |
| Audio compression是media processor之最重要硬體單元之一，尤其是MP3 (MPEG layer 3)和 AAC (advanced audio coding)已是目前最流行的兩個音訊資料壓縮標準，本主題將音訊壓縮介紹相關原理（如人耳聽覺系統、音訊遮罩等），並實作音訊解碼器MP3。 |
| 8.MAC |
| MAC以IEEE 802.11b為設計標準，並考慮與現有介面相容，例如MII、PCMCIA或PCI等匯流排。本主題除了教導學生了解MAC的控制信號處理、系統架構與成本考量，並選擇以Pure Logic為主要的實現方式，應用最常見的計數器、中斷器與匯流排對應於MAC架構的改變之外，主要目標是產出MAC相關之DIP。 |