| VLSI System Design 課程講義 << 109學年度第一學期上課投影片 >> | |||||||||||||||||||||||||||||||||||||||||
| Date | Information Board | ||||||||||||||||||||||||||||||||||||||||
| 9/7 | 第一次上課。公布課程講義帳號密碼 (下方有提示)。 | ||||||||||||||||||||||||||||||||||||||||
| 9/7 | 由於疫情的因素，本課程以線上上課的方式進行，影片會在上課前上傳最新進度，不用到教室。 | ||||||||||||||||||||||||||||||||||||||||
| 9/7 | 分組規則： (1)分組名單填寫期限到10/4(日)。 (2)分組人數為4~6人一組， 如逾期未分組或是分組人數不夠，將由助教協助分配， 等分組名單公布之後，有一周時間可以聯絡助教做調整， 調整完之後不再更改。 (3)請確定所有組員皆有選上課程再填寫表單。 (4)分組填寫google表單連結如下方網址：https://forms.gle/bxkGuz1GESumR8Zy7 |
||||||||||||||||||||||||||||||||||||||||
| 9/21 | Dear all, (1) 由於老師顧慮到各位同學的上課品質，故回復原本實體上課， 若有同學無法到堂上課，之後會將上課之錄影上傳至Moodle與實驗室課程網頁， 所以從下周一9/21起，請同學至原上課教室上課。 (2) 由於學校防疫政策需要採取Moodle點名，從下周一9/21起，將會開始Moodle點名， 開放點名時間為上課當天每周一14:30~18:10，請各位同學務必配合。 |
||||||||||||||||||||||||||||||||||||||||
| 9/28 | Verilog-2.pdf有作更動，請同學下載新的版本。 | ||||||||||||||||||||||||||||||||||||||||
| 10/5 | 公布分組名單，對於名單有問題者請在10/11 23:59前回覆。 | ||||||||||||||||||||||||||||||||||||||||
| 10/12 | 請至電機系館4樓CIC教室上課，助教課的講義已經上傳。 | ||||||||||||||||||||||||||||||||||||||||
| 10/14 | 作業內容已上傳，繳交方式請參照下方「作業繳交教學」，請同學注意各作業繳交期限。 | ||||||||||||||||||||||||||||||||||||||||
| 10/14 | 公告新的分組名單：VLSI分組名單 | ||||||||||||||||||||||||||||||||||||||||
| 10/15 |
因為作業晚兩天上傳，第一次作業繳交期限延至下星期三(10/21)。 關於第一次作業同學們可以自由選擇要做(有號數)或(無號數)的加減法器。 |
||||||||||||||||||||||||||||||||||||||||
| |
|||||||||||||||||||||||||||||||||||||||||
| 上課講義和影片 | |||||||||||||||||||||||||||||||||||||||||
| Sections | Note | Date | |||||||||||||||||||||||||||||||||||||||
| 講義帳密 | Account: system | Password: 於第一週上課公布 | |||||||||||||||||||||||||||||||||||||||
| Zero | Class | 2020/9/7 | |||||||||||||||||||||||||||||||||||||||
| One |
Introduction-1 Introduction-2 Introdution.pdf |
2020/9/14 | |||||||||||||||||||||||||||||||||||||||
| Two |
Design Domain/Flows
& Implementation-1 Design Domain/Flows & Implementation-2 Design Domain.pdf |
2020/9/14 | |||||||||||||||||||||||||||||||||||||||
| Three |
Verilog-1 Verilog-2 Verilog-1.pdf Verilog-2_v2.pdf |
2020/9/21 | |||||||||||||||||||||||||||||||||||||||
| Four |
Verilog-3 Verilog-4 |
2020/9/28 | |||||||||||||||||||||||||||||||||||||||
| Five |
Verilog-5 Combinational Logic Sequential Logic-1 Combinational Logic.pdf Sequential Logic.pdf |
2020/10/5 | |||||||||||||||||||||||||||||||||||||||
| Six |
Sequential
Logic-2 Non-pipelined CPU-1 Non-pipelined CPU.pdf |
2020/10/19 | |||||||||||||||||||||||||||||||||||||||
| Seven |
Non-pipelined
CPU-2 Non-pipelined CPU-3 Pipelined CPU.pdf |
2020/10/26 | |||||||||||||||||||||||||||||||||||||||
| Eight |
Pipelined CPU-1 Pipelined CPU-2 |
2020/11/9 | |||||||||||||||||||||||||||||||||||||||
| Nine |
Cache-1 Cache-2 Cache.pdf Synthesis.pdf |
2020/11/23 | |||||||||||||||||||||||||||||||||||||||
| Ten |
Synthesis-1 Synthesis-2 |
2020/11/30 | |||||||||||||||||||||||||||||||||||||||
| Eleven |
Synthesis-3 Coding Guidelines-1 Coding Guidelines.pdf |
2020/12/7 | |||||||||||||||||||||||||||||||||||||||
| Twelve |
Verification-1 Verification-2 Verification.pdf |
2020/12/21 | |||||||||||||||||||||||||||||||||||||||
| Thirteen | Verification_new | ||||||||||||||||||||||||||||||||||||||||
| Fourteen | testing | ||||||||||||||||||||||||||||||||||||||||
| 助教講義 | |||||||||||||||||||||||||||||||||||||||||
| Ⅰ | WorkstationEnvironment & VerilogSimulation | 2020/10/12 | |||||||||||||||||||||||||||||||||||||||
| II | 作業繳交教學 | 2020/10/14 | |||||||||||||||||||||||||||||||||||||||
| III | Logic Synthesis | 2020/11/2 | |||||||||||||||||||||||||||||||||||||||
| IV | ICC | 2020/12/14 | |||||||||||||||||||||||||||||||||||||||
| V | SuperLint | 2020/12/14 | |||||||||||||||||||||||||||||||||||||||
| VI | SOC Encounter | 2020/12/14 | |||||||||||||||||||||||||||||||||||||||
| VII | TFC | ||||||||||||||||||||||||||||||||||||||||
| VIII | Logic Synthesis | ||||||||||||||||||||||||||||||||||||||||
| XIV | SuperLint & ICC | ||||||||||||||||||||||||||||||||||||||||
| XV | EDA cloud & 帳號 | ||||||||||||||||||||||||||||||||||||||||
| XVI | SOC Encounter | ||||||||||||||||||||||||||||||||||||||||
| XVII | APR | ||||||||||||||||||||||||||||||||||||||||
| Final Project | |||||||||||||||||||||||||||||||||||||||||
| I | 期末報告格式與評分標準 | 2020/12/21 | |||||||||||||||||||||||||||||||||||||||
| II | |||||||||||||||||||||||||||||||||||||||||
| Homework | |||||||||||||||||||||||||||||||||||||||||
| Note | 繳交期限 | ||||||||||||||||||||||||||||||||||||||||
| Ⅰ | Homework1 | 10/21 3:00 pm | |||||||||||||||||||||||||||||||||||||||
| II | Homework2 | 10/26 3:00pm | |||||||||||||||||||||||||||||||||||||||
| III | Homework3 | 11/2 3:00pm | |||||||||||||||||||||||||||||||||||||||
| IV | Homework4 | 11/9 3:10pm | |||||||||||||||||||||||||||||||||||||||
| V | Homework5 | 11/30 3:10pm | |||||||||||||||||||||||||||||||||||||||
| VI | Homework6 | 不需繳交 | |||||||||||||||||||||||||||||||||||||||
| 成績 | |||||||||||||||||||||||||||||||||||||||||
| Note | Date (Update) | ||||||||||||||||||||||||||||||||||||||||
| I | |||||||||||||||||||||||||||||||||||||||||
| II | |||||||||||||||||||||||||||||||||||||||||
| III | |||||||||||||||||||||||||||||||||||||||||
| IV | |||||||||||||||||||||||||||||||||||||||||
| V | |||||||||||||||||||||||||||||||||||||||||
| VI | |||||||||||||||||||||||||||||||||||||||||
講義有任何問題可寄信或至奇美樓五樓<積體電路測試實驗室>找助教討論 若檔案下載有問題，請使用Chrome和Edge以外之瀏覽器 網頁問題請聯絡網管 |
|||||||||||||||||||||||||||||||||||||||||
