先修課程
 電子學、數位邏輯設計、超大型積體電路概論、或高等超大型積體電路設計
課程目標
 本課程是Digital Intellectual Property (DIP) 之深入電路設計課程。介紹在Nanometer DIP之深入電路設計概念、製程、設計流程、設計技術、及設計工具與環境。本課程理論與實作並重，課程之進行宜兼顧課堂講授、設計實例講解、上機實習、或邀請專家進行專題演講。
預期成果
 了解DIP之理論並具備實作之經驗。期末報告應完成DIP之製作及實體驗證。完成之作品可鼓勵參加國內或國際相關之設計競賽。
教材內容
 包括課程綱要、課堂講義或投影片檔案、作業、實驗講義、設計範例講義。
特色

本課程將在講授基本理論後，提供設計實例供學生觀摩及實習；該部份教材將由國內具有豐富IP電路設計經驗之校園團隊負責研發提供。目前已確定至少有以下設計實例：

  • Low Power and Low Voltage 32×32-b Multiplier IP
    • 由國立中正大學電機工程學系設計提供：該作品已獲得CIC下線評審A等，並完成實際設計及測試成功。課程講義將提供設計及實習模擬方法。
  • Low Power All Digital Clock Synchronization Circuit
    • 由國立中正大學電機工程學系設計提供：該作品已獲得2002 ACM/IEEE International Low Power Electronics Design Contest Award，並完成實際設計及測試成功。課程講義將提供設計及實習模擬方法